:研究機(jī)構(gòu)-2.png){kind=small}
社會(huì)招聘
-
仿真器開發(fā)工程師(SPICE/FastSpice/Verilog/EMIR方向)
上海、北京、廣州、濟(jì)南、韓國(guó)首爾、新加坡
崗位描述
1、負(fù)責(zé)模擬電路仿真軟件的功能開發(fā)和性能優(yōu)化，包括解析電路網(wǎng)表文件、構(gòu)建電路仿真數(shù)據(jù)庫、減少內(nèi)存用量和提高運(yùn)行速度等工作； 2、仿真新功能的開發(fā)和維護(hù)。
崗位要求
1、計(jì)算機(jī)、電路或微電子相關(guān)專業(yè)本科以上學(xué)歷； 2、掌握基本的C++編程，熟悉常用的數(shù)據(jù)結(jié)構(gòu)和算法原理； 3、有以下背景者優(yōu)先： a)具有較強(qiáng)的C/C++開發(fā)經(jīng)驗(yàn)； b)了解編譯原理。
-
數(shù)字仿真器產(chǎn)品工程師
上海、北京、廣州、濟(jì)南、韓國(guó)首爾
崗位描述
數(shù)字驗(yàn)證工具產(chǎn)品工程師(PE)是研發(fā)團(tuán)隊(duì)和客戶之間的橋梁。PE一方面擁有良好的數(shù)字電路前端設(shè)計(jì)和驗(yàn)證背景，另一方面不斷學(xué)習(xí)和掌握數(shù)字電路驗(yàn)證相關(guān)的各種技術(shù)，所以PE能夠?qū)﹃P(guān)鍵客戶提供深入的技術(shù)支持，也能和研發(fā)一起緊密合作來開發(fā)新的數(shù)字驗(yàn)證技術(shù)。 PE的職責(zé)一般包括客戶支持與合作、電路問題調(diào)試和追蹤、測(cè)試、功能定義、文檔和新技術(shù)相關(guān)的培訓(xùn)等。
崗位要求
1、兩年以上的數(shù)字電路前端設(shè)計(jì)和驗(yàn)證的經(jīng)驗(yàn)和良好的電路背景知識(shí)； 2、數(shù)字電路經(jīng)驗(yàn)包括但不限于memory controller, CPU, Compute-in-Memory, GPU，高速數(shù)字接口電路等； 3、熟悉HDL語音，包括Verilog和Systemverilog，熟悉UVM驗(yàn)證方法學(xué)和相關(guān)常用模塊； 4、熟悉和具體使用數(shù)字驗(yàn)證相關(guān)EDA工具和配置的經(jīng)驗(yàn)，并能對(duì)RTL進(jìn)行調(diào)試； 5、良好的溝通技巧和團(tuán)隊(duì)合作 6、良好的英文交流能力。
-
設(shè)計(jì)平臺(tái)產(chǎn)品工程師
上海、北京、廣州、濟(jì)南
崗位描述
1、定義DRAM/SRAM/FLASH memory在設(shè)計(jì)平臺(tái)上的設(shè)計(jì)全流程，推動(dòng)相關(guān)工具流程的開發(fā)； 2、負(fù)責(zé)驗(yàn)證實(shí)際memory設(shè)計(jì)流程在設(shè)計(jì)平臺(tái)上的應(yīng)用，包括原理圖設(shè)計(jì)，版圖設(shè)計(jì)，仿真和驗(yàn)證； 3、主動(dòng)與終端用戶交流，尋求各方建議，確保memory設(shè)計(jì)的高質(zhì)量并持續(xù)改進(jìn)工具平臺(tái)；改革和創(chuàng)新設(shè)計(jì)驗(yàn)證方法。
崗位要求
1、電子工程, 微電子相關(guān)專業(yè), 學(xué)士8年以上、碩士5年以上工作經(jīng)驗(yàn)； 2、優(yōu)秀的CMOS電路設(shè)計(jì)基礎(chǔ)； 3、有大規(guī)模數(shù)?；旌想娐吩O(shè)計(jì)，功能驗(yàn)證和分析經(jīng)驗(yàn)，有DRAM/SRAM/FLASH相關(guān)的設(shè)計(jì)和驗(yàn)證經(jīng)驗(yàn)； 4、有布局布線設(shè)計(jì)知識(shí)和經(jīng)驗(yàn)者優(yōu)先； 5、了解并能夠使用電路設(shè)計(jì)常用的EDA工具，對(duì)EDA工具開發(fā)有深刻的見解； 6、良好的溝通和團(tuán)隊(duì)協(xié)作能力。
-
標(biāo)準(zhǔn)單元自動(dòng)化設(shè)計(jì)工具產(chǎn)品工程師
上海、北京、濟(jì)南
崗位描述
1、負(fù)責(zé)標(biāo)準(zhǔn)單元庫(Standard Cell Library)的自動(dòng)優(yōu)化設(shè)計(jì)工具的產(chǎn)品設(shè)計(jì)與功能制定； 2、根據(jù)市場(chǎng)與客戶需求設(shè)計(jì)、規(guī)劃產(chǎn)品功能，作為研發(fā)團(tuán)隊(duì)成員參與制定產(chǎn)品的開發(fā)計(jì)劃 3、負(fù)責(zé)軟件的測(cè)試與評(píng)估，撰寫產(chǎn)品文檔 4、參與客戶支持與售后服務(wù)
崗位要求
1、微電子、電子工程、計(jì)算機(jī)、數(shù)學(xué)、物理或其它相關(guān)專業(yè)的正規(guī)全日制學(xué)士及以上學(xué)歷； 2、2年以上的電路設(shè)計(jì)經(jīng)驗(yàn)；熟悉模擬、數(shù)字電路的設(shè)計(jì)流程； 3、具有良好的溝通能力、獨(dú)立工作的能力和團(tuán)隊(duì)合作精神；英文讀寫流利； 4、善于獨(dú)立思考，注重細(xì)節(jié)，擁有良好的自學(xué)能力、自我管理能力； 5、有以下背景者優(yōu)先： a)有標(biāo)準(zhǔn)單元庫設(shè)計(jì)的經(jīng)驗(yàn)； b)掌握一種腳本語言包括Bash, Python, Perl, Tcl等； c)有客戶支持的經(jīng)驗(yàn)。
-
模擬版圖設(shè)計(jì)工程師
濟(jì)南
崗位描述
1、根據(jù)基礎(chǔ)IP，模擬IP等的原理圖完成版圖設(shè)計(jì)； 2、規(guī)劃IP/芯片的版圖floorplan，與電路設(shè)計(jì)工程師合作，優(yōu)化版圖確保 電路性能最優(yōu)化； 3、完成版圖物理驗(yàn)證，包括DRC/LVS/ERC/ANT/ESD; 4、支持芯片/IP的版圖更新需求。
崗位要求
1、熟悉模擬版圖設(shè)計(jì)的流程以及工具，熟悉skill/tcl語言； 2、熟悉主流CMOS, FD-SOI, Fin-Fet等工藝流程； 3、有參與過如下模擬IC或IP流片經(jīng)驗(yàn)者優(yōu)先考慮：LDO，PLL，ADC，DAC，PMIC、定制IO； 4、半導(dǎo)體/電子/信息等相關(guān)專業(yè)，學(xué)過器件物理和模電數(shù)電等課程； 5、良好的口頭與英語表達(dá)能力，良好的與人溝通技能和積極的工作態(tài)度。